【下一個CoWoS】晶圓、封測、面板廠競相投入！一文看懂「FOPLP」夯什麼

AI 應用大爆發！CoWoS 產能吃緊，晶圓廠和封測廠基於成本與效能考量，正在尋求其他先進封裝技術，最近火紅的 FOPLP 面板級扇出型封裝（Fan out Panel-level Packaging）正是被點名的關鍵技術，不只吸引台積電、三星、英特爾三大廠相繼投入，AI 晶片巨擘輝達更透露將在2025年於GB200率先採用面板級扇出型封裝技術，成為 FOPLP 前進 AI 應用的發展契機。而國內面板大廠群創率先切入 FOPLP，成功從面板製造業跨足到半導體封裝領域。

先前日媒報導，台積電正在與設備、材料商合作，共同投入FOPLP技術開發。此項技術與晶圓級封裝相比，能提升邊緣利用率，藉此容納更多晶片。對此，台積電僅表示，「密切關注先進封裝的進展和發展，包括面板級封裝技術在內。」

日月光投控營運長吳田玉日前受訪表示，面板級封裝分成很多種，大面板具備經濟效益和低成本的優勢，朝高階、長線方向佈局，分別都有鎖定的客群。他以「人形機器人」舉例，它們的手指會動，因此必須具備感測器、微控制器、記憶體、電源管理IC等，這就可以採用面板級扇出封裝。吳田玉認為，先進封裝技術有愈來愈多廠商參與，這代表市場接受度愈高，他以正面看待市場競爭。


工研院：FOPLP兼具成本與效能優勢

工研院產科國際所經理范哲豪在近日研討會指出，AI、HPC 需求推動半導體封裝技術朝高密度互連發展。封裝業基於成本、效能、微型化等考量，已衍生出多種封裝型態來滿足不同應用領域，除了2.5D/3DIC等封裝技術外，在成本與效能的優勢下，也驅動扇出型封裝延伸至面板級載體，FOPLP這種高階封裝技術將是大廠未來的布局方向；因其電阻值較低，改善電氣與散熱特性，可進一步提升封裝後元件整體效能。

負責研究封測產業的產科所分析師張筠苡也補充道，FOPLP技術使用方型面板代替傳統圓形晶圓（Wafer-level Packaging）作為扇出封裝過程中的載體。在良率條件相同的前提下，其可容納的封裝單位超過圓形晶圓，讓面積使用率從69%提升至84%，進而增加產量，是此技術最大優勢。面板單位面積封裝成本約可比圓形晶圓降低10%～15%，而隨著尺寸增加，成本降幅會更加明顯。


晶圓仍是扇出型封裝主流載體！比重逾90%

比較上述兩種技術，張筠苡認為，FOWLP 扇出晶圓級封裝（Fan out Wafer-level Packaging）仍是扇出型封裝的主流載體，比重高於90%，年複合成長率為12.1%。而FOPLP扇出面板級封裝則能提供高性能、低成本的解決方案，被認為是利基市場，成長潛力不容忽視，將以22.1%年複合成長率快速成長。

再提到FOPLP的規格，她則表示，業界並沒有統一的標準尺寸，目前FOPLP面板尺寸以510x515mm、600x600mm為常見規格，並朝更大面積發展，這是為了極大化生產效率和降低成本。其次，線寬線距則朝2微米以下發展，以迎合5G、AI需求，朝向高I/O數連接的手機AP應用。


群創華麗轉身 成功跨入半導體封裝市場！

目前布局FOPLP的面板廠以群創最為積極！群創活化3.5代面板廠轉為FOPLP產線，跨入封裝業務，已開發出620x750mm²大尺寸玻璃基板，具備細線寬2μm～10μm（2微米至10微米）的中高階半導體封裝，且沿用舊廠7成的面板設備，藉此提升成本競爭力與毛利率。

媒體報導，群創FOPLP初期產能已被兩大歐系客戶NXP、意法半導體預訂，規劃本季量產出貨。今年將邁入第二期擴產階段，將FOPLP產能擴大數倍，估計未來最大月產能可達1.5萬片，成功從面板生產跨足到半導體先進封裝領域。

扇出型封裝技術2大特性

張筠苡也解釋Fan-out（扇出型封裝）技術的特性。它一開始採用的晶圓級封裝，是將整塊晶圓先做封裝再切割成分離小晶片，並將測試良好的晶片放在載體上進行封膠，此技術不需要導線架和基板，有助於縮小封裝尺寸，但同時也面臨應力、對齊、切割等挑戰。

其次，Fan-out封裝允許基片之I/O連接點透過RDL重分布層進行擴展。因此，佈局範圍就不會僅限於晶片面積的大小，而是從這個晶片中央的凸塊陣列 透過重分布層擴展至整個封裝體的邊緣，可有效提升晶片的連接密度。故Fan-out封裝就成為高I/O密度應用下的一個理想選擇。


工研院預估扇出型封裝市場近5年（2023～2028）年複合成長率達12.4%，到了2028年，市場整體規模將達到37.6億美元。「主要應用來自於消費性電子領域，加上全球環保減碳意識興起，驅動移動載具在自動化、智慧化、電動化需求，預估車載應用將會迎來一波成長空間。」張筠苡說。

目前台積電扇出型封裝技術包括InFO-POP及今年剛發表的InFO-SoW系統級晶圓。台積電表示，目前採用InFO技術的系統級晶圓已量產，而採用CoWos技術的系統級晶圓，能整合SoC或SoIC、HBM及其他元件，預計2027年開始量產。


TrendForce：半導體業可藉FOPLP壓低2.5D封裝成本

研調機構TrendForce指出，台積電在2016年開發出InFO（整合扇出型封裝）的FOWLP技術，並應用於iPhone 7手機所使用的A10處理器後，專業封測代工廠（OSAT）業者競相發展FOWLP及FOPLP技術，以提出單位成本更低的封裝解決方案。自今年第二季起，超微、輝達等晶片業者積極接洽台積電及封測業者，洽談以FOPLP技術進行晶片封裝，帶動業界對FOPLP技術的關注。

TrendForce進一步指出，從FOPLP技術對封測產業發展的影響面來看，第一，封測代工業者可提供低成本的封裝解決方案，提升在既有消費性IC的市占，甚至跨入多晶片封裝、異質整合的業務。其次，面板業者可跨入半導體封裝業務。第三，晶圓廠及封測業者可壓低2.5D封裝模式的成本結構，甚至藉此進一步將2.5D封裝服務自既有的AI GPU市場推廣至消費性IC市場。第四，GPU業者可擴大AI GPU的封裝尺寸。

TrendForce認為，FOPLP技術的優勢及劣勢、採用誘因及挑戰並存。主要優勢為低單位成本及大封裝尺寸，惟技術及設備體系尚待發展，技術商業化的進程存在高度不確定性，預估目前FOPLP封裝技術發展在消費性IC及AI GPU應用的量產時間點，可能分別落於2024年下半年至2026年，以及2027～2028年。